Hallo Zusammen
Seit kurzem bastelte ich mit CPLD von lattice.
CPLD ist eine Nachfolger von GAL und FPGA-Vorgänger von CPLD und wird immer noch gerne damit entwickelt, wo auf scharfe Timing Wert liegt. Das ist eine freiprogrammierbare Logik-IC
Es ist gar nicht mit Mirkocontroller vergleichbar, der nur Schritt vor Schritt verarbeitet und CPLD einfach parallel
Bei meine Jobs wird solcher CPLD verbaut und paar fliegt in Schrott, da ist meine Interesse an ihm seit kurzem aufgefacht..
Erste Versuch mit UND-Gatter: postitiv
Aber sobald FlipFlop in Spiel kommt, da streikt einfach alles..
Brett vor Kopf: Reset ist ausgelöst und stoppt FlipFlop , da müsste ich schämen.
Kleine Versuch mit Zähler, der mometan als Uhr verschaltet wird..
Dateianhang:
CPLD_Clock.jpg
Man sieht dass da eine CPLD und Anzeige und Quarz für Uhr ausreicht, und nicht massige TTL Grab.
Auf Bild sieht man da Platine aus Schrott beim Arbeit, restlich bis auf eine Chip ist nutzlos und rausgelötet, aber ideal zum expertimieren

Achja, Anzeige ist da DDR Nixie mit Dekoder an Platine, der ich einfach so genohmen habe, da der fertige Ding ist, ansonst müsste ich Anzeige basteln.
Mal schaun ob ich eine komplette Frequenzzähler intergiert. (Quarz, Vorverstärker und Torsteuerung mit Monoflop ist extern) Aber ich sehe da postitiv...
Grüss
Matt